



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **63005324 A**(43) Date of publication of application: **11.01.88**

(51) Int. Cl. **G02F 1/133**
G02F 1/133
G09F 9/30
G09G 3/36

(21) Application number: **61150048**(71) Applicant: **NEC CORP**(22) Date of filing: **25.06.86**(72) Inventor: **NOGUCHI KESAO**



(54) **ACTIVE-MATRIX LIQUID CRYSTAL DISPLAY
 ELEMENT AND ITS DRIVING METHOD**

COPYRIGHT: (C)1988,JPO&Japio

(57) Abstract:

PURPOSE: To obtain a structure, with which terminal connection can be made easily, by exposing the facing electrode terminals of a display element having split facing electrodes.

CONSTITUTION: A scanning line terminal section 105, which is formed by drawing out the gate bus of an active-matrix base plate 101 on which a thin-film transistor is provided, and signal line terminal sections 104, which are formed by drawing out the drain (or source) bus, are exposed at the three sides of the four sides of a display element and the split facing electrode terminal section 106 of a facing (electrode) base plate 102, in which split facing electrodes are provided, is exposed at the remaining one side. Therefore, the two base plates 201 and 206 are stuck to each other under a shifted condition. When such structure is used, numerous provided facing electrode terminals 215 can be connected with an external driving circuit surely and easily.



THIS PAGE BLANK (USPTO)

⑫ 公開特許公報(A)

昭63-5324

⑤ Int. Cl.⁴

G 02 F 1/133

識別記号

3 2 4
3 3 2
3 3 8

庁内整理番号

8205-2H
7348-2H
6866-5C
8621-5C

⑬ 公開 昭和63年(1988)1月11日

G 09 F 9/30
G 09 G 3/36

審査請求 未請求 発明の数 2 (全9頁)

⑭ 発明の名称 アクティブマトリックス液晶表示素子及びその駆動方法

⑮ 特 願 昭61-150048

⑯ 出 願 昭61(1986)6月25日

⑰ 発 明 者 野 口 今 朝 男 東京都港区芝5丁目33番1号 日本電気株式会社内

⑱ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑲ 代 理 人 弁理士 本 庄 伸 介

明 細 書

1. 発明の名称

アクティブマトリックス液晶表示素子及びその駆動方法

2. 特許請求の範囲

(1) スイッチング素子が薄膜トランジスタであり、前記薄膜トランジスタはマトリックス基板に形成してあり、対向電極が走査線数に応じて分割して設けられ、表示面側の輪郭がほぼ4角形であるアクティブマトリックス液晶表示素子において、前記4角形をなす4辺の内の3辺で前記マトリックス基板の端子部が露出し、残りの1辺で対向電極の基板の端子部が露出しており、前記マトリックス基板および前記対向電極基板が互いに張り合わされていることを特徴とするアクティブマトリックス液晶表示素子。

(2) スイッチング素子が薄膜トランジスタであり、前記薄膜トランジスタはマトリックス基板に

形成してあり、対向電極が走査線数に応じて分割して設けられたアクティブマトリックス液晶表示素子の駆動方法において、前記薄膜トランジスタのゲートバスにフレーム数と走査線数に応じたパルス幅を有する正の走査信号を印加し、フレーム周期に対応して各フレームごとに正で交番する基準信号に、前記走査信号のパルス幅に等しい幅の逆向きの画像信号を重畳して前記薄膜トランジスタのドレイン又はソースのバスに印加し、走査線と対位して設けられた前記分割対向電極に各走査ごとに該走査線の走査信号のパルス前縁に同期し、かつ前記フレーム周期に等しいパルス幅の電位を前記画像信号の基準信号の高低の向きに一致させて印加することを特徴とするアクティブマトリックス液晶表示素子の駆動方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、薄膜トランジスタ(TFT)をスイッチング素子として設けたアクティブマトリック

ス形液晶表示素子の構造及びその素子の駆動方法に関する。

(従来の技術)

アクティブマトリックス液晶表示素子は従来の単純マトリックス素子に比較し、大容量表示が可能であり、表示特性(コントラスト、視野角、階調数)が改善できることから、その研究開発が活発である。近年、OA機器の表示素子としての要望も高く、又、ポケットTV用表示素子として一部実用に供され始めている。

アクティブマトリックス液晶表示素子に設けられるアクティブ素子の内、薄膜トランジスタ(TFT)を用いた場合が再現性、製造歩留りが高い。特にアモルファスシリコン(a-Si)やポリシリコン(p-Si)薄膜を用いたTFTはIC、LSI技術で高められた半導体製造プロセスを応用できるので有望視されている。a-Si TFTを用いた例が、「アイトリプルイー・インターナショナル・コンファレンス・オン・コンシューマ・エレクトロニクス・レコード」(IEEE INTER-

NATIONAL CONFERENCE ON CONSUMER ELECTRONICS Record)p.74, 1984で報告されている。

一般的なアクティブマトリックス液晶表示素子の構造の概略を第5図に示す。第5図のアクティブマトリックス液晶表示素子は、ガラス製の基板上に走査線502及び信号線503のバスラインがマトリックス状に絶縁されて配線され、各交点近傍にTFT504がそれぞれマトリックス内に設けられ、走査線502、信号線503及びマトリックス内に設けられた表示電極505とに電気的に接続されてなるマトリックス基板501を有し、このマトリックス基板501と対位して設けられた対向基板506を有し、この上に対向電極507が設けられ、マトリックス基板501と対向基板506とに配向膜が付与されて、配向処理が施され、マトリックス基板501と対向基板506とは液晶材が充填されて張り合わせられ、その基板の外側に偏光板(記入されていない)が設けられた構造となつている。又、対向電極507

は対向基板506の表示面領域の全面に一樣に設けられている。又、対向電極507の取出し端子は対向基板上でなく、トランスファ電極を介してマトリックス基板501側に設けられている。したがって、マトリックス基板501より端子が取り出せるように、表示素子の4辺のいずれにおいても対向基板はマトリックス基板より短い形状となつていた。

次に、従来の一般的な表示素子の駆動方法について述べる。

表示を得るためには入力端子508よりビデオ信号を入力する。入力を受けたビデオ制御回路509でフレーム周期と表示素子の走査線数及び走査方法などから決められた走査信号が作られる。又、ビデオ信号を表示素子の容量にしたがつてサンプリングした信号もビデオ制御回路509で作られ、かつ、液晶に電界を加えるために対向電極507に印加する電圧も作られる。なお、カラー表示を行なう場合は色分離回路を通して、色信号としたサンプリング信号が作られる。走査信号は

表示素子の走査線側を駆動するため、さらにシフトレジスタを備えたX方向ドライバー510によつて、信号処理され、表示素子の走査線502に接続されたTFTゲートに印加される。ビデオサンプリング信号は線順次走査による表示の場合、シフトレジスタの他にサンプリングホールド回路を有し、1ライン分をホールド出来るYドライバー511によつて処理され、表示素子の信号線503と接続されたTFTのドレイン(もしくはソース)に印加される。対向電極507に印加される電圧は全表示電極に対して共通に作用するから、共通対向電圧(V_{com})512ともいわれる。以上のように、アクティブマトリックス表示素子の走査線502及び信号線503及び共通対向電極512に表示パターンに応じて各々電圧が印加され、マトリックス中の任意の画素を表示させている。これらの電圧波形を第6図、第7図のダイヤグラムを用いて説明する。

a-Si TFTを用いた例について述べる。第6図に示すように、一画面を走査するフィールド

期間 T_{rn} において、走査線数 n に応じたパルス幅を有した $10 \sim 20$ V 程度のゲート電圧 $V_{o1} \sim V_{on}$ を第 1 番目の走査線に V_{o1} 、第 1 番目の走査線に V_{o1} 、第 n 番目の走査線に V_{on} の順でそれぞれ印加する。又、ある信号線 1 本について、そのフィールド期間 T_{rn} の信号を見ると、走査線を走査しているタイミングに同期させ、表示させる個所に、例えば第 1 番目の個所ならば V_{o1} 、第 1 番目の個所ならば V_{o1} 、第 n 番目の個所ならば V_{on} の信号を最大 $15 \sim 20$ V 程度のドレイン（又はソース）電圧を信号線に印加し、階調表示を行なう場合は $10 \sim 20$ V の範囲でその値に変化を持たせて印加している。しかしながら、電界効果形液晶材を用いる場合、単一方向の電界が長年月加わると液晶材特性の劣化が起きるから、液晶材の寿命を考えて、交番電界を液晶材に印加している。このため、対向電極 507 には前述のドレイン（又はソース）電圧のピーク値の $\frac{1}{2}$ の値を共通対向電圧 V_{com} として印加し、そのドレイン（又はソース）電圧の基準レベルも V_{com} と同一にして

従来のアクティブマトリックス液晶表示素子は上述のように、液晶に交番電界を印加するのに、共通電極に信号電圧の $\frac{1}{2}$ を印加していたから、駆動電圧が実効電圧の 2 倍必要である欠点を有していた。

ところで、共通電極にも交番電圧を印加する方法が考えられる。しかし、正負の交番電圧を用いるには、信号電圧に正負の交番電圧を用いる場合と同様、負の別電源が必要となる欠点がある。別の方法として、負の別電源を用いずに、第 7 図で示すように信号電圧となるドレイン（もしくはソース）電圧 V_{o1} 、 V_{o1} 、 V_{on} をフィールド期間ごとに正の交番電圧とし、表示を ON させる時に逆電圧を印加させ、一方の共通対向電圧 V_{com} にも正の交番電圧をフィールド周期ごと信号電圧とは逆の交番電圧を印加させて、液晶に印加される実効電圧を高め、駆動電圧を低下させることが考えられる。しかし、この方法も、第 1 の走査線上の駆動は上記の理想通りに液晶印加電圧 V_{L1} が得られるが、第 n 番目の走査線上の液晶印加電圧 V_{Ln}

いる。そして、次のフィールド期間 T_{rn+1} では表示させる個所にタイミングを合せて、前のフィールド期間 T_{rn} とは逆に V_{o1} 、 V_{o1} 、 V_{on} を零にしている。その結果、フィールド期間ごとに液晶には逆向きの電界が印加されて表示していることになり、表示をしたい個所では対向電極の共通対向電圧と、表示電極の信号電圧（ドレインもしくはソース電圧）とが一致して液晶には電界が印加されない。

例えば n 番目の走査線上の、ある信号線との交点に設けられた表示電極と静電容量を有する液晶材を介した対向電極 507 間に発生する液晶印加電圧 V_{Ln} は、TFT のスイッチングによつて $|V_{on} - V_{com}|$ の絶対値だけ充電され V_{Ln} となる。TFT が OFF した後も、液晶側から見た CR 時定数によつて、 V_{Ln} は放電して減衰するが、TFT の OFF 抵抗が $10^{11} \Omega$ 以上と高いことや液晶自体の抵抗も同程度の高抵抗であることによつて、その時定数はフィールド期間で減衰が 4 割程度に抑えられる値である。

は、前述の TFT の R_{off} 抵抗、液晶抵抗、液晶容量、さらに別付加されることのあるストレージ容量などの効果はほとんど無く、対向電極の電位が第 n 番目の走査後続いて直ちに逆向きに変わするために第 7 図の V_{Ln} のごとく液晶印加電圧の幅が短かく、実効電圧が小さくなり、液晶を ON させることができない欠点がある。

したがって、対向電極が 1 枚の共通電極である従来のアクティブマトリックス液晶表示素子には多少の駆動方法の変更では解決できない問題があつた。

（発明が解決しようとする問題点）

上記のような構造のアクティブマトリックス液晶表示素子は、最良のコントラスト、視野角、階調数を得るためには駆動電圧を高くする必要があり、したがって高電圧が得られる電源を必要とする欠点があつた。消費電力が低い利点はあるものの、高電圧電源の使用は、ドライバー IC への制約や、用いるバッテリーへの制約等が生じ、トータルのシステム上の欠点となる。又、負の別電源

を用いることもシステムの重量増加を招く欠点を有する。

又、従来のように対向基板の表示面領域の全面に一樣に設けた対向電極にドレイン電位の約半分をコモン電位として印加して駆動する方法では、対向電極とドレインバス電極間に常時電位が存在し、液晶にバイアスされることから画質を悪化させる要因の一つとなっていた。

なお、従来のベタの対向電極を用いた表示素子の製造方法のように表示素子の4辺ともマトリックス基板の端子部を露出させる方法では、分割された対向電極の端子部を容易に接続することは困難であつた。

そこで、本発明の目的は液晶にかかる実効電圧が高められ、駆動電圧を従来より低下できるアクティブマトリックス液晶表示素子の端子接続が容易な構造とその素子の駆動方法を提供することにある。

(問題点を解決するための手段)

本願の第一の発明によれば、スイッチング素子

信号のパルス幅に等しい幅の逆向きの画像信号を重ねて前記薄膜トランジスタのドレイン又はソースのバスに印加し、走査線と対位して設けられた前記分割対向電極に各走査ごとに該走査線の走査信号のパルス前縁に同期し、かつ前記フレーム周期に等しいパルス幅の電位を前記画像信号の基準信号の高低の向きに一致させて印加することを特徴とするアクティブマトリックス液晶表示素子の駆動方法が得られる。

(作用)

本発明のアクティブマトリックス液晶表示素子によれば、分割した対向電極の端子部を、表示素子の1辺で全端子露出する構造としたから、対向電極の端子接続が極めて容易となる。

さらに、本発明のアクティブマトリックス液晶表示素子の駆動方法によれば、上記の如く、対向電極に印加される電位を走査線の走査に同期させたから、TFTのスイッチングにより印加された表示電極の電位と対向電極の電位とが互に逆向きの交番電位とすることができ、したがって画像信

が薄膜トランジスタであり、前記薄膜トランジスタはマトリックス基板に形成してあり、対向電極が走査線数に応じて分割して設けられ、表示面側の輪郭がほぼ4角形であるアクティブマトリックス液晶表示素子であつて、前記4角形をなす4辺の内の3辺で前記マトリックス基板の端子部が露出し、残りの1辺で対向電極の基板の端子部が露出しており、前記マトリックス基板および前記対向電極基板が互いに張り合わされていることを特徴とするアクティブマトリックス液晶表示素子が得られる。

又、本願の第2の発明によれば、スイッチング素子が薄膜トランジスタであり、前記薄膜トランジスタはマトリックス基板に形成してあり、対向電極が走査線数に応じて分割して設けられたアクティブマトリックス液晶表示素子の駆動方法であつて、前記薄膜トランジスタのゲートバスにフレーム数と走査線数に応じたパルス幅を有する正の走査信号を印加し、フレーム周期に対応して各フレームごとに正で交番する基準信号に、前記走査

信号の最大値は電源電圧にまで選べる。この結果、液晶に印加される実効電圧を従来方法の2倍に改善でき、十分な実効電圧となり、コントラスト、視野角、階調数が大幅に改善できる。

又、本発明のアクティブマトリックス液晶表示素子の駆動方法によれば、低い電源電圧を用いることが可能となり、ドライバーIC回路も低電圧化でき、ICの設計が極めて容易になる。

(実施例)

以下、本発明について図面を参照して説明する。

(実施例1)

第1～2図は本願の第1の発明の実施例の構造を説明するためのアクティブマトリックス液晶表示素子の概略図である。

第1図は外観を説明するためのもので、第1図(a)は表示素子の平面図であり、同図(b)は同図(a)のA-A'破断線における矢視断面図であり、第1図(c)は同図(a)のB-B'破断線における断面図である。TFTの設けられたアクティブマトリックス基板101のゲートバスが引き出された走査線端子部

105とドレイン(又はソース)バスが引き出された信号線端子部104を表示素子の4辺の内の3辺において露出させ、分割対向電極が設けられた対向(電極)基板102の分割対向電極端子部106を残りの一辺で露出させた構造とした。したがって、本図(b)、(c)で見るように2枚の基板はずれた張り合せ構造となつている。

もう少し詳細に説明するために第2図に端子部の拡大図を示す。第2図(a)は上面からの透視図であり、第2図(b)は本図(a)のA-A'破断線における矢視断面図である。マトリックス基板201の走査線202と信号線203数に応じて分割されて設けられた表示電極205が配列されている。この配列に対位して設けられたストライプ状の分割対向電極207の対向電極端子215を露出させるようにマトリックス基板201と対向基板206を張り合せた構造とした。

これにより、多数設けた対向電極端子215と外部駆動回路との接続が確実な、しかも容易に行なうことができた。従来よく用いられているトラ

され、マトリックス基板301とシール剤で接着されている。

ここで、対向電極はマトリックス基板上に設けられた走査線数が400本であるから、400本に分割された分割対向電極307である。分割対向電極307の長さは表示面以上の長さを有している。

表示を得るためには、入力端子308よりビデオ信号を入力し、ビデオ制御回路309で走査信号や、信号線に印加する画像のサンプリング信号が作られることは従来と同様であり、それぞれドライバで処理を受けて、ゲート電圧及びドレイン(又はソース)電圧としてマトリックス内のTFTに印加されることも同様である。しかし、従来一定の電圧を全面素子に共通に印加していた対向電極の電圧は、ここでは用いない。対向電極信号312はマトリックス基板301の走査線302の走査周期からのトリガーが受けられるものである。又、そのトリガーによつて信号を処理するシフトレジスタを有する対向電極ドライバ313

ンスコア電極を介して、マトリックス基板からTFTの走査(ゲート)電極端子及びドレイン(又はソース)(信号線)端子と同一に接続する方法より、接続不良確率を20%から2~0.2%に改善できた。

(実施例2)

第3~4図は本願の第2の発明の実施例の駆動方法を説明するための既略図である。第3図はアクティブマトリックス液晶表示素子を駆動させるための構成を示した図、第4図はその実施例の駆動方法を説明するための各信号のタイミング図である。

第3図において、従来例と同様にマトリックス基板301上に走査線302及び信号線303が設けられており、その交点近傍に薄膜トランジスタ(TFT)304が設けられ、表示電極305と接続されて、それぞれマトリックスに設けられている。このマトリックス基板301と対位して設けられ、複数本に分割された対向電極307を有する対向基板306が、基板間に液晶材を封入

を介して分割対向電極307に順次電圧が印加される。対向電極の走査と、マトリックス基板301内の表示電極305の走査が同期している。この結果、従来のように、走査線302と信号線303とに選択された表示電極305の個所で液晶の表示を行なうことができる。なお、第3図では信号線303を表示素子の1辺より引出した例を示したが、対向する2辺より出す場合も同様な信号が入力される。

さらに、本発明を実施したアクティブマトリックス液晶表示素子の駆動方法を詳細に説明するために、第4図に各部の信号を示す。

TFTのゲートバスに接続された走査線に印加する電圧 V_g は走査線数 n に応じて第1番目の走査線から順に $V_{g1} \sim V_{g1} \sim V_{gn}$ のごとく、走査線数とフレーム数から決められたパルス幅を有した走査信号を印加した。TFTのドレイン(又はソース)バスに接続された信号線に印加する電圧 V_s はフレーム数に依じたフルド周期 T_F をもつて、偶数フルド T_{Fn} と奇数フルド T_{Fn+1} とで高、

低し正で交番する基準信号を印加した。この基準信号にサンプリングされた画像信号を、走査信号のバース幅と等しい幅で基準信号の高低とは逆向きに重畳させて信号線に印加した。繰順次走査を行ない、各1本の信号線に印加される信号でみると、走査線数 m の走査順にしたがい、画像信号は基準信号にそのタイミングに合わせて $V_{01} \sim V_{01} \sim V_{0m}$ のごとく重畳させて、信号線に印加した。分割対向電極に印加される対向電極信号は、走査信号 V_0 のバースの前縁から同期を得て、フールド周期 T_F のバース幅で高、低し正で交番させて印加した。対向電極信号の高レベル低レベルは、同期を得る時点の画像の基準信号の高レベル、低レベルと同一向きとした。

したがって、第1番目の走査線上の液晶印加電圧 V_{L1} も、1番目の V_{L1} も、最後の m 番目の V_{Ln} も同じ実効電圧とすることができた。画像信号の無いタイミングでも V_0 と V_0 が高低が逆向きとなる期間が存在するが、走査信号が高でないため、TFTはOFFであり表示電極に信号が印加され

ないため誤表示せず、TFTのOFF抵抗と寄生容量及び液晶抵抗と液晶容量などの回路時定数により、走査信号と画像信号とによりTFTがONした時の表示電極の電位を保ち続け表示を行なうことができた。

分割対向電極に付加する電圧は5~10V程度でよく、又フレーム周期のバース幅の30~60 μ sec程度でよく比較的low周波であるから、そのドライバ回路(第3図のSX-DRIVEVER)の設計は容易である。このため、そのドライバ回路を対向基板にa-Si又はpoly-Siを用いたTFTで作り付けることも容易である。

これらの結果、従来より液晶に印加される実効電圧を2倍にすることができ、その分だけ駆動電圧を低下させることができた。X、Yドライバ回路に用いられるICの低電圧化が行なえることから、従来のように20~30Vの信号を処理するのに比べ、12V程度用のICの設計は非常に容易となつた。

(発明の効果)

以上詳細に説明したとおり、本発明のアクティブマトリックス液晶表示素子は、分割対向電極を有する表示素子の対向電極端子を露出させたことにより、端子接続が容易な構造にすることができる。

また、本発明のアクティブマトリックス液晶表示素子の駆動方法は、十分な液晶印加電圧の実効値が得られるから、表示特性を著しく改善できる。さらに、この方法では、駆動回路の設計を容易にできることや、電源の低電圧化による軽量化の効果も大きい。

4. 図面の簡単な説明


第1図(a)は本願の第1の発明の一実施例の構造を示す平面図、第1図(b)は同図(a)のA-A'矢視断面図、第1図(c)は同図(a)のB-B'矢視断面図、第2図(a)は第1図の表示素子の上面から見た分割対向電極端子部の拡大透視図、第2図(b)は同図(a)のA-A'矢視断面図、第3図は本願の第2の発明の一実施例の駆動方法を説明するためのアクティブ

マトリックス液晶表示素子の駆動のための構成図、第4図は第3図の構成における各部の信号波形を説明するためのタイミング図、第5図は従来形のアクティブマトリックス液晶表示素子の構造を説明するための概略図、第6図および第7図は従来形のアクティブマトリックス液晶表示素子の駆動方法における各部の信号波形を説明するためのタイミング図である。


101, 201, 301, 501...マトリックス基板、102, 206, 306, 506...対向基板、103, 216...シール材、104...信号線端子部、105...走査線端子部、106...分割対向電極端子部、202, 302, 502...走査線、203, 303, 503...信号線、204, 304, 504...TFT、205, 305, 505...表示電極、207, 307...分割対向電極、507...対向電極、214...信号線端子、215...対向電極端子、217...絶縁膜、218...液晶材、222...ゲート、308, 508...入力端子、309, 509...ビデオ制御回路、510...X方

向ドライバー、5 1 1...Y方向ドライバー、3 1 3
 ...対向電極ドライバー、3 1 2...対向電極信号、
 5 1 2...共通対向電圧。


代理人 弁理士 本 庄 伸 介




第 1 図




第 2 図




第 3 図




第 4 図



第 5 図



第 6 図



第 7 図

THIS PAGE BLANK (USPTO)